Circuito Lógico Flip-Flop JK Dual (Con Preset) — SN74LS113 (DIP 14)

El circuito TTL 74LS113 maneja una función Flip Flop JK negativo que ofrece entradas individuales «JK» y el cual cuenta con función de reset y clear. Esta clase de flip-flop doble está diseñado de modo que cuando el reloj pasa a ALTO (HIGH), las entradas están habilitados y se aceptarán datos. El nivel lógico de las entradas «J» y «K» pueden ser autorizadas a cambiar cuando el pulso de reloj da ALTO y el biestable funcionará de acuerdo con la Tabla de verdad siempre que se respeten los tiempos mínimos de configuración y retención. Los datos de entrada se transfieren a las salidas en el flanco descendente del pulso de reloj.

Especificaciones:

• Modelo: SN74LS113
• Encapsulado: DIP 14
• Tipo de Flip Flop: JK Dual Negativo con Preset
• Nivel Lógico BAJO: 0.8V
• Nivel Lógico ALTO: 2.0V
• Tensión de alimentación mínima: 4.75 V
• Tensión de alimentación máxima: 5.25 V
• Corriente de salida: 8 mA
• Temperatura de funcionamiento mínima: 0°C
• Temperatura de funcionamiento máxima: 70°C